台積電與艾司摩爾（ASML）宣布合作，將推動半導體產業從現行 6 吋 EUV 光罩，升級到更大的 12 吋 High NA EUV 光罩。這項合作的重點，不只是把光罩尺寸放大，而是為未來更先進的 AI 晶片與製程量產提前做準備。
依雙方公布的最新規劃，台積電預計從 2030 年起，在先進製程量產中導入 ASML 的 High NA EUV 技術；產業合作則希望在 2031 年前建立 12 吋光罩試產線，並在 2033 年前讓 12 吋 High NA 微影系統全面就緒。
👉 加入我們的臉書粉絲團、社團 與 Line 社群，獲取各種買房必備知識！👈
台積電、ASML 合作重點一次看
- 台積電預計 2030 年起導入 High NA EUV
- 目前 High NA EUV 仍可使用既有 6 吋光罩
- 未來將進一步升級至 12 吋光罩
- 2031 年前目標建立 12 吋光罩試產線
- 2033 年前完成 12 吋 High NA 微影系統量產準備
- 12 吋光罩可提高晶圓廠生產力、降低晶片製造成本
- 也能減少現行 High NA EUV 曝光時的光罩拼接限制
- AI 晶片架構愈來愈複雜，未來使用 High NA EUV 的光罩層數預期增加
台積電為什麼要升級 12 吋 High NA EUV 光罩？
目前半導體產業使用的 EUV 光罩主要是 6 吋尺寸，但 High NA EUV 的光學設計與傳統 EUV 不同。
現階段 High NA EUV 雖然仍可以沿用 6 吋光罩，不過在特定曝光情境下，需要使用兩張 6 吋光罩進行拼接。台積電與 ASML 這次推動 12 吋光罩，就是希望把這個限制拿掉。
根據台積電說法，12 吋光罩導入後，預期可以提升晶圓廠生產效率、降低晶片製造成本，也能讓 High NA EUV 的優勢更完整發揮。
也就是說，未來晶片愈做愈小、製程愈複雜，單靠設備解析度提升還不夠，連光罩本身也需要一起升級。
High NA EUV 是什麼？為何比現在 EUV 更重要？
目前主流 EUV 系統的數值孔徑（NA）為 0.33，而 ASML 新一代 High NA EUV 平台則提升到 0.55 NA。數值孔徑提高後，可以做到更高解析度，讓晶片上能印出更細小的電路圖案。
ASML 表示，High NA EUV 的解析度可達約 8 奈米，相較既有 EUV 系統，可印製約 1.7 倍更小的特徵尺寸，電晶體密度最高可提高約 2.9 倍。這也是為什麼 High NA EUV 被視為下一世代先進製程的重要設備之一。
台積電預計 2030 年導入 High NA EUV
台積電明確表示，有意自 2030 年起，在先進製程量產中導入 ASML 的 High NA EUV 技術。
台積電也提到，隨著製程持續微縮，尤其 AI 應用推動電晶體架構愈來愈複雜，未來需要使用 High NA EUV 曝光的光罩層數預期會進一步增加。
2031 建試產線、2033 拚量產
台積電與 ASML 這次合作，也提到兩個關鍵時間點：
第一個是 2031 年前建立 12 吋光罩試產線。
試產線的目的，是先把 12 吋光罩製造、檢測、曝光與相關供應鏈流程建立起來，讓整個產業提前驗證技術與設備。
重要時間點整理如下：
- 2030：台積電開始導入 High NA EUV
- 2031：12 吋光罩試產線建立
- 2033：12 吋 High NA 系統準備進入先進製程量產
為什麼 12 吋光罩能降低成本？
這次升級的核心，不只是「尺寸變大」。
ASML 現行 High NA EUV 採用特殊的 anamorphic 光學設計，曝光範圍與既有 EUV 不同，因此目前使用傳統尺寸光罩時，部分圖案需要進行拼接。未來改用 12 吋光罩，可以讓更大的圖案一次完成曝光，減少拼接造成的流程複雜度。
對晶圓廠來說，潛在好處包括以下這些：
- 曝光流程更簡化
- 晶圓產出效率提高
- 製造週期縮短
- 成本下降
- 拼接誤差與製程複雜度降低
這也是台積電與 ASML 強調 12 吋光罩有助於提升 High NA EUV「成本效益」的原因。
AI 晶片需求是重要推力
台積電在新聞稿中特別提到 AI，原因是 AI 晶片追求更高運算效能，同時又要控制功耗，電晶體密度與架構複雜度也持續提升。
當製程節點進一步微縮，晶片設計愈來愈複雜，需要 High NA EUV 曝光的層數也可能跟著增加。因此，High NA EUV 與 12 吋光罩的發展，背後其實也與 AI 晶片持續升級有直接關係。
不只是台積電、ASML，供應鏈也要一起升級
台積電與 ASML 表示，目前已有多家 High NA EUV 採用企業及主要供應商表達參與意願。也就是說，這項合作其實是要提前把未來 High NA EUV 的整套供應鏈規格建立起來。
High NA EUV 對未來晶片有什麼影響？
對一般消費者來說，12 吋光罩本身不會直接被看到，但最後會反映在晶片性能與成本上。
High NA EUV 可以讓晶片持續縮小電晶體尺寸，帶來更高電晶體密度，同時有機會減少多重曝光步驟。ASML 指出，High NA EUV 能用單次曝光取代部分原本需要多次曝光的製程，有助降低製程複雜度、缺陷風險與生產週期。
長期來看，可能帶來的方向包括：
- AI 晶片運算效能繼續提升
- 晶片功耗下降
- 晶片尺寸更小
- 先進製程生產效率提升
- 製造成本下降
台積電 High NA EUV 時程整理
| 時間 | 規劃 |
|---|---|
| 2030 年 | 台積電預計在先進製程量產導入 High NA EUV |
| 2031 年前 | 建立 12 吋光罩試產線 |
| 2033 年前 | 12 吋 High NA 微影系統全面就緒 |
| 後續 | 導入更先進製程與更多 High NA EUV 曝光層 |
台積電、ASML 12 吋 High NA EUV 光罩總結
台積電與 ASML 宣布推動半導體產業升級至 12 吋 High NA EUV 光罩，目標是提升先進製程生產效率、降低成本，同時解決現行 6 吋光罩在 High NA EUV 曝光時的拼接限制。
台積電預計 2030 年起導入 High NA EUV，雙方則希望在 2031 年前建立 12 吋光罩試產線、2033 年前完成 12 吋 High NA 微影系統量產準備。
隨著 AI 晶片與先進製程持續發展，High NA EUV 使用層數預期增加，12 吋光罩也可能成為下一階段先進晶片量產的重要基礎設備。
（資訊、圖片來源：台積電官網）
延伸閱讀》
[the_ad id=”170676″]
